أعلنت جمعية تكنولوجيا الحالة الصلبة JEDEC مؤخرًا أن لجان JC-40 وJC-45 المسؤولة عن صياغة معايير وحدة المنطق وDRAM قد حققت عددًا من التطورات المهمة في مجال DDR5 MRDIMM (وحدات ذاكرة الترتيب المتعددة)، بما في ذلك الإصدار الرسمي لجيل جديد من معايير المخزن المؤقت للبيانات ذات الترتيب المتعدد DDR5، والتقدم في صياغة معايير برنامج تشغيل تسجيل ساعة الترتيب المتعددة، والتحسين المتسارع لـ DDR5 MRDIMM Gen 2 وGen. 3 خرائط طريق لنطاق ترددي أعلى.
ومن بين المعايير المنشورة، أعلنت JEDEC رسميًا عن مواصفات JESD82-552 "DDR5MDB02 Multiplexed Rank Data Buffer"، والتي تم فتحها للتنزيل على الموقع الرسمي. يحدد هذا المعيار جيلًا جديدًا من التصميم الوظيفي للتخزين المؤقت للبيانات لبنية DIMM متعددة الإرسال، بهدف الحفاظ على خصائص تشغيل مستقرة وموثوقة حتى مع استمرار زيادة عرض النطاق الترددي للوحدة. من خلال تقديم منطق تحكم وتخزين مؤقت أكثر تقدمًا على مسار البيانات، يوفر حل DDR5 MDB قابلية توسع أقوى وضمان جودة الإشارة لأنظمة الذاكرة الفرعية عالية الأداء.
دخل معيار JESD82-542 "DDR5MRCD02 Multiplexed Rank Clock Driver" القادم أيضًا إلى المرحلة النهائية ومن المتوقع أن يتم الإعلان عنه رسميًا قريبًا. يتم توجيه هذا المعيار إلى وحدات DDR5 MRDIMM، مع التركيز على تعزيز قدرات التحكم في السلامة والتوقيت لإشارات الساعة والتحكم لتتوافق مع مواصفات التخزين المؤقت للبيانات في JESD82-552، وتحسين موثوقية منتجات MRDIMM بشكل عام في سيناريوهات التردد العالي وعرض النطاق الترددي العالي.
فيما يتعلق بخريطة طريق مواصفات الوحدة، تعمل لجنة JC-45 على تكثيف جهودها لاستكمال صياغة معيار MRDIMM Gen 2. الهدف هو تلبية الزيادة المستمرة في عرض النطاق الترددي لمنصات الحوسبة من الجيل الجديد مع الأخذ في الاعتبار متطلبات كفاءة الطاقة وكفاءة النظام على المستوى العام للآلة. وفي الوقت نفسه، تعمل اللجنة أيضًا على تطوير تصميم الجيل الثاني من DDR5 MRDIMM Gen 2 الأصلي لثنائي الفينيل متعدد الكلور (البطاقة الخام). معدل البيانات المستهدف لتصميم الدفعة هذا هو 12,800 طن متري/ثانية، وهو ما يعكس أمل JEDEC في توفير معدلات نقل بيانات أعلى وحلول ذاكرة قابلة للتطوير لسيناريوهات التطبيقات كثيفة البيانات من خلال أعمال التقييس. بينما يقترب معيار Gen 2 من الاكتمال، بدأ JC-45 أيضًا في التخطيط لمعيار MRDIMM Gen 3، ويقترب منطق واجهة الذاكرة الأساسية ذات الصلة أيضًا من مرحلة الانتهاء.
ستعقد JEDEC أيضًا منتديات خاصة لمجالات الأجهزة المحمولة/العميل/الحافة والخادم/الحوسبة السحابية/الذكاء الاصطناعي في سان خوسيه في مايو من هذا العام لإجراء مناقشات متعمقة حول معايير الذاكرة من الجيل التالي وتصميم النظام، بما في ذلك DDR5. ستتاح للحاضرين الفرصة للتعرف على أحدث التطورات في المواصفات واتجاهات تطبيقات الصناعة للتقنيات المتطورة مثل MRDIMM. تم نشر جدول الأعمال ومعلومات التسجيل ذات الصلة على الموقع الرسمي لـ JEDEC.
وقال ميان قدوس، رئيس لجنة JEDEC JC-45 ورئيس مجلس إدارة الجمعية، إن هذه السلسلة من أعمال المعايير المنسقة تعكس دور JEDEC المستمر باعتبارها "منسقًا" صناعيًا في مجال معايير الذاكرة عالية الأداء. من خلال إنشاء مواصفات موحدة قابلة للتشغيل البيني، يمكنها تلبية متطلبات الأداء وعرض النطاق الترددي المتزايدة للذكاء الاصطناعي والحوسبة السحابية وأحمال العمل على مستوى المؤسسة على أنظمة الذاكرة الفرعية. المصدر: البيان الصحفي الرسمي لـ JEDEC.