في اجتماع IEEE الدولي للأجهزة الإلكترونية (IEDM) لعام 2023، أظهر باحثو إنتل تقنية متقدمة تجمع بين ترانزستورات CMOS المكدسة ثلاثية الأبعاد (أشباه موصلات أكسيد المعدن التكميلي) مع الطاقة الخلفية والاتصال الخلفي المباشر. كما أبلغت الشركة عن مسارات توسع لاختراقاتها الأخيرة في مجال البحث والتطوير في توصيل الطاقة الخلفية، مثل الاتصالات الخلفية، وأظهرت بنجاح، لأول مرة، تكاملًا متجانسًا ثلاثي الأبعاد على نطاق واسع لترانزستورات السيليكون مع ترانزستورات نيتريد الغاليوم (GaN) على نفس الرقاقة 300 ملم (بدلاً من الحزمة).
"مع دخولنا عصر EM وتجاوز خمس نقاط معالجة في أربع سنوات، أصبح الابتكار المستمر أكثر أهمية من أي وقت مضى. في IEDM2023، تعرض إنتل التقدم الذي حققته في الأبحاث التي تقود قانون مور، مما يسلط الضوء على قدرتنا على جلب التقنيات الرائدة إلى الجيل التالي من الحوسبة المحمولة، مما يتيح المزيد من التوسع وتوصيل الطاقة بكفاءة."
سانجاي ناتاراجان، نائب الرئيس الأول والمدير العام لأبحاث المكونات في شركة إنتل
لماذا هو مهم؟ يعد تحجيم الترانزستور والطاقة الخلفية أمرًا أساسيًا للمساعدة في تلبية النمو الهائل في الطلب على طاقة حوسبة أكثر قوة. وعامًا بعد عام، تلبي إنتل هذا الطلب على الحوسبة، مما يدل على أن ابتكاراتها ستستمر في دفع صناعة أشباه الموصلات وستظل حجر الزاوية في قانون مور. تواصل مجموعة أبحاث المكونات في Intel دفع حدود الهندسة من خلال تكديس الترانزستورات، والارتقاء بالطاقة الخلفية إلى مستويات جديدة، وتمكين المزيد من قياس الترانزستور والأداء الأعلى، وإثبات أن الترانزستورات المصنوعة من مواد مختلفة يمكن دمجها على نفس الرقاقة.
تُظهر الصورة الموجودة على اليسار تصميمًا يتم فيه مزج خطوط الطاقة والإشارة معًا أعلى الرقاقة. تظهر على اليمين تقنية PowerVia الجديدة، وهي شبكة توصيل الطاقة الخلفية الفريدة من Intel والتي يتم استخدامها لأول مرة في الصناعة. تم إطلاق PowerVia في حدث Intel Accelerator في 26 يوليو 2021. وفي هذا الحدث، عرضت Intel خارطة طريق العملية المستقبلية وتقنية التعبئة والتغليف للشركة. (مصدر الصورة: شركة إنتل)
تسلط خارطة طريق تكنولوجيا العمليات التي تم الإعلان عنها مؤخرًا الضوء على توسع الشركة المستمر في الابتكارات، بما في ذلك الطاقة الخلفية PowerVia، والركائز الزجاجية للتغليف المتقدم وFoverosDirect، وجميع التقنيات التي نشأت من مجموعة أبحاث المكونات ومن المتوقع أن تدخل الإنتاج هذا العقد.
في IEDM2023، أظهرت شركة Intel Component Research التزامها بالابتكار من خلال وضع المزيد من الترانزستورات على السيليكون مع تحقيق أداء أعلى. حدد الباحثون مجالات البحث والتطوير الرئيسية اللازمة لمواصلة التوسع من خلال تكديس الترانزستورات بكفاءة. إلى جانب الطاقة الخلفية والاتصالات الخلفية، ستكون هذه تقدمًا كبيرًا في تكنولوجيا هندسة الترانزستور. مع تحسين توصيل الطاقة الخلفية واعتماد مواد قناة ثنائية الأبعاد جديدة، تعمل إنتل على توسيع قانون مور ليشمل تريليون حزمة ترانزستور بحلول عام 2030.
تتيح أحدث نتائج أبحاث الترانزستور التي أجرتها إنتل والتي تم عرضها في IEDM2023 إمكانية التكديس العمودي للترانزستورات ذات التأثير الميداني التكميلي (CFETs) مع درجات بوابة منخفضة تصل إلى 60 نانومتر. من خلال تكديس الترانزستورات، يمكن تحقيق كفاءة المنطقة ومزايا الأداء. يتم دمجه أيضًا مع الطاقة الخلفية والاتصال الخلفي المباشر. إنه يسلط الضوء على ريادة إنتل في مجال الترانزستورات ذات البوابات الكاملة ويوضح قدرة الشركة على الابتكار بما يتجاوز RibbonFET، مما يضعها في صدارة المنافسة.
لقد مرت إنتل بخمس نقاط معالجة خلال أربع سنوات وحددت مجالات البحث والتطوير الرئيسية اللازمة لمواصلة توسيع نطاق الترانزستورات من خلال نقل الطاقة الخلفي: سيكون PowerVia من Intel، الذي سيتم تصنيعه في عام 2024، أول من يتيح نقل الطاقة الخلفي. في IEDM2023، حددت Components Research مسارات لتوسيع وتوسيع توصيل الطاقة الخلفية إلى ما هو أبعد من PowerVia، بالإضافة إلى التطورات الرئيسية في العملية المطلوبة لتمكين هذه المسارات. بالإضافة إلى ذلك، يسلط هذا العمل الضوء على استخدام جهات الاتصال الخلفية وغيرها من الوصلات الرأسية الجديدة لتمكين تكديس الأجهزة بكفاءة في المنطقة.