أعلن فريق بحث من جامعة إلينوي في أوربانا شامبين مؤخرًا أنه نجح في تكديس ثلاث طبقات من دوائر السيليكون النشطة عموديًا على شريحة سيليكون وحقق إنتاجية ترانزستور تبلغ حوالي 98٪ إلى 100٪. ويُنظر إليه على أنه يوفر مسارًا هندسيًا جديدًا لزيادة كثافة طاقة حوسبة الرقائق في سياق قانون مور الذي يقترب من الحد المادي.
وقد تم إنجاز هذا الإنجاز من قبل فريق تشينغ كاو، الأستاذ في قسم علوم وهندسة المواد في كلية غرينجر للهندسة. الفكرة الأساسية ليست الاستمرار في تقليل حجم الجهاز على مستوى ثنائي الأبعاد، ولكن "بناء الدائرة لأعلى" وبناء هيكل متكامل ثلاثي الأبعاد من شريحة واحدة من خلال تكديس طبقة بطبقة منخفضة الحرارة من أفلام السيليكون البلورية المفردة.
على مدار الستين عامًا الماضية، اعتمدت "المضاعفة المنتظمة لعدد الترانزستورات" التي وصفها قانون مور على التقلص المستمر لأحجام ميزات الجهاز على رقاقة السيليكون المسطحة، ولكن الآن يواجه مسار القياس هذا قيودًا صعبة من التأثيرات الكمومية وخصائص مادة السيليكون نفسها. وأشار تساو تشينغ إلى أنه من منظور معلمات العملية الرئيسية مثل تباعد بوابة الاتصال، فإن الترانزستورات في العمليات المعاصرة "يصعب تصغير حجمها". لم تعد المشكلة تكمن في الاستعداد للعملية، بل "تخضع للخصائص المادية المتأصلة في السيليكون والقوانين الأساسية لميكانيكا الكم".
在这种背景下，三维集成被视为继续提升计算密度的重要方向之一。 通过在垂直方向叠加逻辑与存储单元，芯片设计者不仅可以在同一占板面积内容纳更多晶体管，还能显著缩短层间互连路径，从而提高带宽并降低延迟。 当前产业界已在高带宽存储器（HBM）和AMD的3D V-Cache等产品中采用堆叠芯片技术，但这些方案大多依赖晶圆或裸片间的键合，受制于穿硅通孔（TSV）的尺寸和对准精度，层间互连密度仍存在天花板。
يختلف فريق Cao Qing عن تقنية التراص الحالية، حيث يتبنى فكرة "التكامل المتآلف ثلاثي الأبعاد"، أي بناء طبقة جديدة من أجهزة السيليكون أحادي البلورة النشطة مباشرة على سطح الركيزة التي أكملت طبقة من الدوائر والوصلات المعدنية، وتحقيق ترابطات رأسية دقيقة من خلال معدن عالي الكثافة من خلال الثقوب. وكانت هذه الفكرة خاضعة لفترة طويلة للميزانية الحرارية: فالعمليات السليكونية التقليدية عالية الأداء غالبا ما تتطلب درجات حرارة عالية تقترب من 1000 درجة مئوية، وتعتقد الصناعة عموما أنه بمجرد الانتهاء من الطبقة الأولى من الدوائر والمعادن، فإن التسخين أكثر من حوالي 400 درجة مئوية سوف يسبب أضرارا غير مقبولة للبنية القائمة. للتحايل على هذه المشكلة، تحولت بعض الأبحاث إلى استخدام مواد جديدة لصنع أجهزة الطبقة العليا، ولكن هذه الأجهزة بشكل عام ليست سريعة وموثوقة مثل السيليكون الأساسي، وبالتالي تؤثر على الأداء العام.
اختار فريق Cao Qing الاستمرار في استخدام السيليكون أحادي البلورة، لكنه غير "طريقة تحميل الرقاقة". قام الباحثون أولاً بإعداد أغشية نانوية من السيليكون أحادية البلورة رفيعة للغاية على الرقاقة المانحة، وقشروها من الرقاقة إلى أفلام مستقلة ذاتية الدعم، ثم استخدموا عملية نقل من لفة إلى لفة مشابهة لـ "آلة تصفيح" لتصفيح هذه الأفلام على سطح الرقاقة المستهدفة المعالجة عند درجة حرارة لا تزيد عن 200 درجة مئوية. وبفضل الحفاظ على البنية أحادية البلورة، تظهر هذه الأفلام خواصًا كهربائية مشابهة لترانزستورات السيليكون التقليدية ذات درجة الحرارة العالية بعد معالجة الجهاز، مع تلبية متطلبات الميزانية الحرارية الصارمة للتكامل المتجانس ثلاثي الأبعاد.
يعد الشكل المادي لهيكل الجهاز أيضًا ميزة كبيرة. على عكس تقنية التراص التقليدية التي تتطلب التعامل مع رقائق كاملة بسماكة تتراوح بين 500 إلى 700 ميكرون، يبلغ سمك طبقة السيليكون النانوية التي يستخدمها الفريق حوالي 10 نانومتر فقط. عند هذا المقياس، يكون فيلم السيليكون قادرًا على الانثناء والتوافق مع التموجات الصغيرة لسطح الدائرة الأساسية، مما يسمح بتركيب أكثر إحكامًا يقلل من خطر الفراغات والفراغات الشائعة في روابط الرقاقة الصلبة. وأشار فريق البحث إلى أن هذا النموذج يبسط تدفق العملية، ويقلل من التكلفة المحتملة، وأكثر ملاءمة لتوسيع نطاق الإنتاج الضخم على مستوى الرقاقة.
ومن أجل مزيد من التحكم في درجة حرارة العملية ضمن نطاق آمن، أجرى الفريق أيضًا تعديلات على بنية الترانزستور. تعتمد عملية CMOS التقليدية على العديد من المنشطات ذات درجة الحرارة العالية لتشكيل منطقة تقاطع استنزاف المصدر، ولكن هذا البحث يستخدم حل "الترانزستور بدون وصلات"، والذي يتضمن تركيزًا عاليًا ومنشطات موحدة لأغشية السيليكون فائقة الرقة قبل التراص، ومن ثم يتم التحكم في القناة بأكملها من خلال البوابة. يساعد سمك القناة الرفيع للغاية على تحقيق قدرات فعالة للتحكم في البوابة، بينما تساعد مستويات التنشيط العالية على تقليل مقاومة التلامس، مع مراعاة أداء التوصيل وإمكانية إنجاز العملية.
وعلى هذا الأساس، قام فريق البحث بتكديس ثلاث طبقات من الدوائر على شريحة واحدة، تحتوي كل طبقة على 625 ترانزستورًا، وقاموا بتوصيل الهيكل المكون من ثلاث طبقات على التوالي إلى دائرة كاملة من خلال الوصلات المعدنية العمودية. تظهر نتائج الاختبار أن الترانزستور ثلاثي الطبقات يعادل جهاز السيليكون السائب لعملية درجات الحرارة العالية التقليدية في المؤشرات الرئيسية مثل كثافة تيار الخرج. وفي الوقت نفسه، فإنه يُظهر اتساقًا جيدًا وإنتاجية عالية للغاية ضمن نطاق الرقائق. أداء الجهاز أعلى بثلاث إلى أربع مرات على الأقل من أداء الأجهزة المتجانسة ثلاثية الأبعاد التي تستخدم مواد بديلة. بناءً على هذه الأجهزة المكدسة، حقق الفريق التحقق من النموذج الأولي للدوائر المنطقية ثلاثية الأبعاد وخلايا ذاكرة الوصول العشوائي الساكنة (SRAM).
يعكس مثال SRAM بشكل حدسي المزايا المعمارية للتكامل ثلاثي الأبعاد. وقال Cao Qing أنه إذا أخذنا ذاكرة الوصول العشوائي الثابتة المستخدمة على نطاق واسع في وحدات المعالجة المركزية ووحدات معالجة الرسومات كمثال، فإن SRAM التقليدية تتطلب ستة ترانزستورات يتم ترتيبها على نفس المستوى لتخزين بت واحد من المعلومات. ومن خلال التكامل الرأسي، يمكن توزيع هذه الأجهزة الستة إلى طبقات متعددة، "مثل استبدال المناطق السكنية في الضواحي بمباني شاهقة لنشر الكعكة". يمكنه تقليل المساحة المشغولة بشكل كبير مع الحفاظ على نفس الوظائف، مع تحسين كفاءة الاتصال بين الطبقات.
وأكد فريق البحث أن أهمية هذا الإنجاز تكمن في "الإنتاج الضخم" وليس العرض التوضيحي لمرة واحدة في المختبر. في البنية ثلاثية الطبقات الموضحة حاليًا، وصل إنتاج الجهاز إلى 98% إلى 100%، وكانت تقلبات الأداء بين الأجهزة صغيرة. من الناحية النظرية، يمكن أيضًا أن تستمر هذه العملية في تكديس المزيد من طبقات الدائرة فوق الطبقات الثلاث الموجودة مع الحفاظ على السرعة العالية والاتساق. وهذا يضع الأساس لنقل العملية إلى المسابك والتحرك نحو خطوط إنتاج أشباه الموصلات الفعلية في المستقبل.
该项目依托伊利诺伊大学格兰杰工程学院下属的高性能半导体芯片先进中心（Center for Advanced Semiconductor Chips with Accelerated Performance）推进，该中心的产业合作伙伴包括IBM、英特尔和台积电等大型芯片企业。 研究人员目前正筹划将这一单片三维集成单晶硅技术导入工业级代工体系，若能顺利落地，未来有望在商业芯片中看到这种“向上长高”的新型三维硅芯片，为摩尔定律在后硅时代寻求新的延展形态。