في الإحاطة الإعلامية الفصلية الأخيرة للشركات، كشفت TSMC عن الخطط ذات الصلة لخطوط إنتاج 1 نانومتر وما دونها.وتخطط الشركة لبناء مصنع رقاقة A10 في تاينان، تايوان، الصين. سيتم استخدام المناطق المصنعة من P1 إلى P4 لتطوير تقنيات المعالجة المتقدمة التي تبلغ 1 نانومتر أو أقل. ومن المتوقع أن يبدأ الإنتاج التجريبي في عام 2029، بقدرة إنتاجية شهرية أولية تبلغ 5000 رقاقة.
فيما يتعلق بمصنع Fab 21 في فينيكس، أريزونا، ستتوافق مصانع P3 وP4 وP5 المستقبلية مع عمليات 2nm وA16 وA14 على التوالي. كما خططت TSMC أيضًا لإنشاء 6 مصانع بالقرب من المنطقة، بإجمالي 11 مصنعًا لرقائق الويفر.
من بينها، سيبدأ إنشاء أول مصنع تعبئة متقدم في النصف الثاني من هذا العام ومن المقرر افتتاحه في عام 2028. وسيعتمد في البداية تقنيات التغليف المتقدمة SoIC وCoWoS.
وأكدت TSMC أيضًا أن الجيل التالي من تكنولوجيا التغليف المتقدمة هو CoPoS، وهو حل التطور "القائم على اللوحة" لـ CoWoS.ومع ذلك، فإن تطوير هذه التكنولوجيا أصعب مما كان متوقعًا ويستغرق وقتًا أطول من التقديرات الخارجية، مما يجعل موقف TSMC أكثر حذرًا.
أشار أصحاب المصلحة في سلسلة التوريد إلى أن الاختناقات الحالية التي تواجهها CoPoS تركز بشكل أساسي على قضايا مثل "التوحيد" و"الاعوجاج".
ردًا على إعلان إنتل الأخير للانضمام إلى مشروع TeraFab الذي أعلن عنه سابقًا إيلون ماسك، استجابت TSMC أيضًا.
قال Wei Zhejia، رئيس مجلس الإدارة والرئيس التنفيذي لشركة TSMC، إن TSMC وIntel منافسان قويان ولن يقللا من تقدير بعضهما البعض أبدًا. ومع ذلك، لا توجد طرق مختصرة في صناعة المسابك ولن تتغير القواعد الأساسية للعبة أبدًا.
