أعلنت JEDEC، منظمة معايير صناعة تكنولوجيا الحالة الصلبة، اليوم أنها أصدرت رسميًا معيار JESD406-5D "LPDDR5/5X لمحتوى كشف التواجد التسلسلي (SPD)." هذا تحديث يعتمد على الإصدار C السابق ويضيف دعمًا لحساب وقت الاسترداد عند التبديل بين أوضاع العمل المختلفة. أحدث المعايير متاحة مجانًا على الموقع الرسمي لـ JEDEC.
يمكن لرقائق الذاكرة LPDDR5/5X أن تدعم مجموعتين من معلمات التوقيت في نفس الوقت: واحدة للتشغيل بأقصى سرعة والأخرى لأوضاع التشغيل منخفضة السرعة التي تستهدف تقليل استهلاك الطاقة. يساعد هذا التصميم على إطالة عمر بطارية الأجهزة المحمولة، وتعد المحطات الطرفية المتنقلة سيناريوهات تطبيق نموذجية لشرائح ووحدات LPDDR5/5X. وفي الوقت نفسه، مع زيادة معدل اعتماد LPDDR5/5X في مجال مركز البيانات، سيتم أيضًا استخدام هذه الإمكانية بواسطة المزيد من الخوادم وأنظمة الحوسبة عالية الأداء.
يركز معيار JESD406-5 المحدث هذا على تسجيل المعلمات الرئيسية المستخدمة لحساب وقت التبديل عند التبديل بين وضع السرعة العالية ووضع الطاقة المنخفضة، مما يجعل هذه الميزة أسهل في التنفيذ على مستوى النظام، وتحقيق إدارة أكثر كفاءة للطاقة وتحسين الأداء العام للنظام. من خلال توضيح هذه المعلمات في SPD، يمكن للوحة الأم ووحدة التحكم فهم نافذة وقت الاسترداد بشكل أكثر دقة أثناء عملية تبديل الوضع، وبالتالي تحقيق التوازن بين الأداء واستهلاك الطاقة بشكل أكثر نشاطًا مع ضمان الاستقرار.
وقال بيل جيرفاسي، رئيس مجموعة عمل JEDEC SPD، إنه مع التطور المتسارع للذكاء الاصطناعي والتطبيقات الأخرى ذات الأحمال العالية، أصبح من الملح بشكل متزايد تقليل استهلاك الطاقة لأنظمة الحوسبة. وأشار إلى أن هذا التحديث لمعيار JESD406-5 يعد قوة دافعة مهمة لمساعدة النظام على تحقيق تحسين الأداء مع الحفاظ على استهلاك منخفض للطاقة.